8 novedades del Intel Architecture Day 2021

Share:
Intel Architecture Day 2021
Raja M. Koduri, vicepresidente corporativo y gerente general senior del Grupo de sistemas informáticos acelerados y de gráficos en Intel Corporation.

En su evento anual de novedades técnicas, Intel presentó cambios arquitectónicos importantes en CPU, GPU e IPU, para impulsar la siguiente era de la informática para los centros de datos, el Edge y el usuario final.

¿Cuáles fueron las novedades anunciadas en el Intel Architecture Day 2021?

  • Intel presentó dos nuevas arquitecturas x86 de núcleo eficiente;
  • La primera arquitectura híbrida de rendimiento de Intel, con nombre código “Alder Lake”;
  • El programador de carga de trabajo inteligente llamada Intel Thread Director; “Sapphire Rapids”;
  • El procesador escalable Intel Xeon de próxima generación para el centro de datos;
  • Unidades de procesamiento de infraestructura; y
  • Las próximas arquitecturas gráficas, incluida la microarquitectura Xe HPG y Xe HPC y los sistemas en chip (SoC, por sus siglas en inglés) Alchemist y Ponte Vecchio.

Te comento que la compañía contempla que estas nuevas arquitecturas impulsarán los siguientes productos de alto rendimiento destinados a satisfacer la creciente demanda mundial de potencia computacional.

CONOCE MÁS

Raja M. Koduri explicó que la nueva microarquitectura de núcleo eficiente de Intel está diseñada para la eficiencia del rendimiento.

ElVicepresidente Corporativo y gerente general senior del Grupo de sistemas informáticos acelerados y de gráficos en Intel Corporation, agregó que permite un rendimiento escalable de múltiples hilos para la multitarea moderna.

Lo que significa que el núcleo eficiente prioriza las cargas de trabajo sin desperdiciar la potencia de procesamiento.

Además de que integra funciones de mejora de instrucción por ciclo (IPC), que incluyen:

  • Caché de destino de 5,000 ramas de entrada que da como resultado una predicción de rama más precisa;
  • Caché de instrucciones de 64 kilobytes para mantener cerca las instrucciones útiles sin gastar energía del subsistema de memoria;
  • El primer decodificador de longitud de instrucciones bajo demanda de Intel que genera información previa a la decodificación;
  • Decodificador desordenado agrupado de Intel que permite decodificar hasta 6 instrucciones por ciclo mientras se mantiene la eficiencia energética;
  • Funciones de seguridad que son compatibles con la tecnología de aplicación de flujo de control de Intel y la protección de redireccionamiento de la tecnología de virtualización de Intel;
  • La implementación de la AVX ISA, junto con nuevas extensiones para soportar operaciones de inteligencia artificial (AI) de números enteros.

El núcleo eficiente logra un 40% más de rendimiento con la misma energía.

En cuanto al comportamiento de rendimiento, cuatro núcleos eficientes ofrecen un 80% más de rendimiento al consumir menos energía que dos núcleos Skylake ejecutando cuatro hilos o el mismo comportamiento de rendimiento consumiendo un 80% menos de energía.

Sistema en chip para cliente de Alder Lake

La arquitectura para cliente de Intel es la primera que integra dos tipos de núcleos:

  • Un núcleo de rendimiento y
  • Un núcleo eficiente.

Esto permite lograr un rendimiento importante en todos los tipos de carga de trabajo.

Alder Lake se basa en el proceso Intel 7 y es compatible con la memoria más reciente y las E/S más rápida.

Intel Thread Director

Para que los núcleos de rendimiento y los núcleos eficientes funcionen a la perfección con el sistema operativo, Intel desarrolló una tecnología de programación mejorada llamada Intel Thread Director.

Integrado directamente en el hardware, Thread Director brinda:

Telemetría de bajo nivel del estado del núcleo y la combinación de instrucciones del hilo, lo que permite que el sistema operativo coloque el hilo correcto en el núcleo correcto en el momento adecuado.

Thread Director es dinámico y adaptable, ya que ajusta las decisiones de programación a las necesidades de cómputo en tiempo real en lugar de un enfoque sencillo y estático basado en reglas.

Microarquitectura X e HPG y SoCs Alchemist

Xe HPG es una nueva microarquitectura de gráficos discretos.

Fue diseñada para escalar al rendimiento de clase entusiasta para cargas de trabajo de juegos y de creación.

La microarquitectura Xe HPG impulsa la familia de SoC Alchemist.

Los primeros productos relacionados saldrán al mercado en el primer trimestre de 2022 bajo la marca Intel Arc.

XeSS

XeSS aprovecha la aceleración XMX AI incorporada de Alchemist para ofrecer una nueva tecnología de mejora que habilita imágenes de alto rendimiento y alta fidelidad.

Utiliza el Deep Learning para sintetizar imágenes que están muy cerca de la calidad del renderizado nativo de alta resolución.

Con XeSS, los juegos que solo se podrían reproducir con configuraciones de menor calidad o resoluciones más bajas pueden ejecutarse sin problemas con configuraciones y resoluciones de mayor calidad.

Centro de datos

El Procesador escalable Intel Xeon de próxima generación (nombre código “Sapphire Rapids”) ofrece un rendimiento computacional importante en usos de centros de datos dinámicos y cada vez más exigentes.

Está optimizado para ofrecer un alto rendimiento en modelos computacionales elásticos como la nube, los microservicios y la inteligencia artificial.

Unidad de procesamiento de infraestructura (IPU)

La IPU es un dispositivo de red programable diseñado para permitir a los proveedores de servicios de comunicación y en la nube reducir la sobrecarga y liberar el rendimiento de las CPUs.

La arquitectura de Intel basada en IPU tiene varias ventajas importantes:

  • La sólida separación de las funciones de infraestructura y la carga de trabajo de los usuarios permite a los usuarios tomar el control total de la CPU
  • El operador de la nube puede descargar las tareas de infraestructura a la IPU maximizando la utilización e ingresos de CPU
  • Las IPU pueden administrar el tráfico de almacenamiento, lo que reduce la latencia y a la vez, utiliza la capacidad de almacenamiento de manera eficiente a través de una arquitectura de servidor sin disco. Con una IPU, los clientes pueden utilizar mejor los recursos con una solución segura, programable y estable que les permita equilibrar el procesamiento y el almacenamiento.

Xe HPC y Ponte Vecchio

En Architecture Day 2021, Intel mostró que el primer silicio Ponte Vecchio está demostrando un rendimiento de inferencia como en el de entrenamiento en un popular benchmark de IA.

El rendimiento del silicio A0 proporciona un rendimiento de FP32 de más de 45 TFLOPS, más de 5 TBps de ancho de banda de la estructura de memoria y más de 2 TBps de ancho de banda de conectividad.

Intel también compartió una demostración que muestra el rendimiento de inferencia de ResNet de más de 43,000 imágenes por segundo y de más de 3,400 imágenes por segundo con el entrenamiento de ResNet.